Ruomio's electroic note

C文件操作文件的打开fopen()：打开文件文件的关闭fclose()：关闭文件 文件的读写fgetc()：读取一个字符 int fgetc ( FILE * stream );fputc()：写入一个字符 int fputc( int c, FILE *stream ); fgets()：读取一个字符串 char * fgets ( char * str, int num, FILE * stream );fputs()：写入一个字符串 int fputs( const char *string, FILE *stream ); fprintf()：写入格式化数据fscanf()：格式化读取数据 fread()：读取数据 size_t fread ( void * ptr, size_t size, size_t count, FILE * stream );fwrite()：写入数据 size_t fwrite ( const void * ptr, size_t size, size_t count, FILE * stream ); 文件状态检查feof()：文件 ...

ArchLinuxoptimus-manager 在终端使用命令切换显卡 先运行 prime-offload # 切换为英伟达显卡optimus-manager --switch nvidia# 切换为intel核显optimus-manager --switch intel # 无效sudo prime-select nvidia # 切换nvidia显卡sudo prime-select intel # 切换intel显卡sudo prime-select query # 查看当前使用的显卡 journalctl -p 3 -xb 查看系统日志 glxinfo命令可以查看当前正在使用的显卡。 # 切换前默认Intel[rainerosion@rains-arch ~]$ glxinfo | grep "OpenGL renderer"OpenGL renderer string: Mesa DRI Intel(R) HD Graphics 4600 (HSW GT2)# 切换NVIDIA显卡后[rainerosion@rains-arch ~] ...

FGPA整体过程编写 Verilog (.v) 文件：使用 Verilog 或其他支持的硬件描述语言编写您的 FPGA 设计代码。Verilog 文件描述了电路的行为和结构。编写 Constraint (.cst) 文件：编写约束文件，也称为约束条件文件。该文件描述了时序、引脚分配、时钟频率等约束条件，以确保设计在 FPGA 上正确运行。综合：使用综合工具，如 Yosys，将 Verilog 代码转换为逻辑网表。综合工具将分析和优化设计，并生成逻辑网表文件。实现：使用物理设计工具（例如 nextpnr, Vivado、Quartus Prime、iCEcube2 等），将逻辑网表映射到目标 FPGA 设备的物理资源上。该步骤包括布局（将逻辑元件放置在 FPGA 芯片上的位置）和布线（将逻辑元件之间的连线连接起来）。生成 Bitstream 文件：在实现步骤完成后，生成 FPGA 设备可识别的 Bitstream 文件。Bitstream 文件包含了将设计配置到 FPGA 芯片上所需的详细信息，例如逻辑元件的位置、连线信息和时钟设置。配置 FPGA 开发板：将生成的 Bitstream ...

STM32常见术语VDD: 电源正极 高电平VSS: 电源负极 低电平 位操作P置位第n位: P |= (1 << n)Q清零第n位: Q &= ~(1 << n)R反转第n位: R ^= (1 << n) 位带操作转换: (Addr & 0xF0000000)+0x02000000+((Addr & 0x00ffffff)<<5) + (n<<2) 内存映射是对地址的封装，直接操作内存也可以实现。 引脚分类电源晶振IOBOOT IO复位IO以上IO组成的系统称最小系统 RCC RCC_CR RCC_CFGR RCC_CIR RCC_APB2RSTR RCC_APB1RSTR RCC_AHBENR RCC_AHBENR RCC_AHB2ENR RCC_AHB1ENR RCC_BDCR RCC_CSR GPIO:专用总线:I2C, SPI, SDIO, FSMC, DCMI普通总线: 蜂鸣器, LED, 按键 寄存器描述 CRL 配置低寄存器 CRH 配置高寄存器 OD ...